1. No category

1121061 Laboratorio de Diseño Lógico
1
Práctica 8: Flip-flops II: Cerrojo D, flip-flop maestro/esclavo
Nombre:
Fecha:
Matrı́cula:
Objetivos
1. Familiarizarse con el uso del CI 74LS75, y comprobar su funcionamiento como un cerrojo tipo D.
2. Estudiar el comportamiento de la configuración maestro/esclavo, que implementa un flip-flop a partir
de compuertas básicas.
Equipo
Componentes
1 CI 74LS75
2 CI 74LS10
1 CI 7400
2 Interruptores de botón normalmente cerrados
2 Interruptores de botón normalmente abiertos
Interruptores tipo DIP
2 LEDs
Instrumentos de medición
Fuente de poder regulada de 0 - 5V
Introducción
En esta práctica usted comprobará el comportamiento del CI 74LS75 como un cerrojo tipo D. Adicionalmente, usted estudiará el comportamiento de un flip-flop tipo J-K en su configuración maestro/esclavo.
El cerrojo D se activa con el nivel lógico de la entrada C, y es frecuentemente usado para interfazar
bloques de procesamiento. Usted tendrá que comparar el funcionamiento del CI 74LS75 con el de el CI
74LS74A. En la práctica anterior usted observó el comportamiento de los flip-flops con captura en el
flanco (positivo o negativo) de la entrada de reloj. Estos flip-flops tienen restricciones temporales, como el
tiempo de establecimiento ts o el tiempo de guarda th , que deben satisfacerse para garantizar su correcto
funcionamiento. En esta práctica usted examinará un flip-flop J-K genérico, construido a partir de compuertas lógicas básicas. Actualmente, la configuración maestro/esclavo no es común en diseños de circuitos
lógicos, sin embargo, en esta práctica nos servirá de ejemplo para demostrar como se puede construir un
flip-flop con compuertas lógicas básicas. El alambrado requerido para la configuración maestro/esclavo es
complejo, por lo que hay que tener sumo cuidado cuando se arme este circuito. Una de las técnicas básicas
que se usan para asegurar que no existen conexiones faltantes es el uso de una tabla de alambrado.
Desarrollo
1. Operación del CI 74LS75 como cerrojo tipo D. Obtenga las hojas de especificaciones del CI 74LS75
t dibuje su diagrama de distribución de patillas.
Observe que el 74LS75 tiene cuatro cerrojos tipo D. Las entradas CLK de los cerrojos están unidas
en pares, resultando en dos cerrojos tipo D de dos bits de ancho. Usted usará solo uno de los cerrojos
para este parte de la práctica.
por Eduardo Rodrı́guez Martı́nez
1121061 Laboratorio de Diseño Lógico
2
Figura 1: Distribución de patillas del CI 74LS75.
Figura 2: Diagrama de un cerrojo D en el CI 74LS75.
por Eduardo Rodrı́guez Martı́nez
1121061 Laboratorio de Diseño Lógico
3
P RE
1
2 U1-1
13 74LS10
J
9
10 U3-3
11 74LS10
CLK
2
10
U2-1
7400
3
9
9
10
11
8
3
4 U1-2
5 74LS10
K
12 1
4
6
5
U2-2
7400
6
U1-3
74LS10
U2-3
7400
8
1
2 U3-1
13 74LS10
12
Q
U2-4
7400
3
11 4 U3-2
5 74LS10
6
Q
8
13
12
CLR
Figura 3: Configuración maestro/esclavo implementando un flip-flop J-K.
2. Basándose en la Figura 2, realice las conexiones adecuadas para observar el comportamiento del
cerrojo tipo D. Conecte un interruptor del conjunto de interruptores tipo DIP a la entrada D1 , un
interruptor de botón normalmente abierto a la entrada CLK, y dos LEDs debidamente polarizados
a las salidas Q1 y Q1 . Cuando termine de armar el circuito, realice los siguientes pasos:
a) Encienda la fuente de alimentación y observe el estado de las salidas. Cambie el estado del
interruptor a la entrada D1 varias veces y observe que esto no provoca ningún cambio en Q1 .
Esto se debe a que el cerrojo se encuentra en estado de retención, y la entrada D1 no esta
habilitada. Abra el interruptor a la entrada D1 .
b) Mantenga presionado el botón conectado a la entrada CLK. Observe que Q1 debe ser ’0’ lógico.
. Ahora cierre
Cambie el estado de D1 varias veces. ¿Que sucede con la salida Q1 ?
el interruptor conectado a D1 y libere el botón conectado a CLK. ¿Que sucede con la salida
Q1 ?
.
c) Cambie varias veces el estado de la entrada D1 . Observe que Q1 no cambia. Esto prueba que
el estado de la entrada D1 es capturado en la transición negativa de la señal de reloj y que la
salida Q1 sigue a la entrada D1 mientras la señal de reloj es ’1’ lógico.
3. Configuración maestro/esclavo. La configuración maestro/esclavo para el flip-flop J-K puede construirse a partir de dos cerrojos R-S como se muestra en la Figura 3. Al construir este circuito con
compuertas lógicas básicas, usted puede estudiar el comportamiento interno de un flip-flop. Cuando
la señal P RE es ’0’ lógico, la salida Q1 cambia a ’1’ lógico, y cuando la señal CLR es ’0’ lógico, la
salida Q1 cambia a ’0’ lógico, independientemente de la entradas D1 y CLK.
Construya el circuito en la Figura 3. Dado que este circuito es un poco complejo, auxiliece de la
Tabla 1 para asegurar que realice todas las conexiones.
Realice las siguientes conexiones en su circuito:
a)
b)
c)
d)
Conecte
Conecte
Conecte
Conecte
CLR.
la patilla 14 a +5V, y la patilla 7 a tierra en todos sus circuitos integrados.
un interruptor del conjunto DIP a cada una de las entradas J y K.
un interruptor de botón normalmente abierto a la entrada CLK.
un interruptor de botón normalmente cerrado a la entrada P RE, y otro a la entrada
por Eduardo Rodrı́guez Martı́nez
1121061 Laboratorio de Diseño Lógico
4
Tabla 1: Tabla de alambrado para el circuito mostrado en la Figura 3
Origen
U1:p1
U1:p13
U1:p4
U1:p9
U1:p11
U2:p2
U2:p5
U2:p9
U2:p12
U3:p2
U3:p3
U3:p5
U3:p10
Destino
U3:p6
U3:p8
K
U1:p10
U1:p13
U2:p6
U1:p6
U1:p8
U2:p6
U2:p8
U3:p12
CLR
P RE
OK
Origen
U1:p2
U1:p3
U1:p5
U1:p10
U2:p1
U2:p4
U2:p10
U2:p13
U3:p1
U3:p13
U3:p4
U3:p9
U3:p11
Destino
J
U1:p13
U3:p12
U1:p11
U1:p12
U2:p3
U2:p3
U2:p9
P RE
U3:p6
U2:p11
CLR
CLK
OK
e) Conecte dos LEDs adecuadamente polarizados a las salidas Q y Q.
4. Operación sı́ncrona: Realice los siguientes pasos para observar el comportamiento sı́ncrono de la
configuración maestro/esclavo:
a) Ponga las entradas J y K, respectivamente, a ’1’ y ’0’ lógico. Encienda la fuente de poder
y observe el estado de las salidas Q y Q. Si el estado de Q no es ’0’ lógico, pulse le botón
conectado a CLR.
b) Mantenga presionado el botón conectado a CLK. Debe observar que esto no tiene ningún efecto
en las salidas. Ahora libere el botón. ¿Que pasa con Q?
Pulse el botón conectado a CLK varias veces, y observe que esto no provoca ningún cambio a
las salidas.
c) Cambie J a ’0’ lógico. Observe que no se produce ningún cambio a las salidas. Pulse el botón de
CLK varias veces. Deberá observar que esto no produce ningún cambio en las salidas. ¿Porque?
d) Cambie K a ’1’ lógico, y observe que Q no cambia. Mantenga presionado el botón de CLK. ¿Que
sucede con Q?
. Ahora libere el botón de CLK. ¿Que ocurre con Q?
Pulse el botón de CLK varias veces, y observe que Q no cambia.
e) Cambie J a ’1’ y note que Q permanece en ’0’. Mantenga presionado el botón de CLK. ¿Que
sucede con Q?
Libere el botón de CLK. ¿Que sucede con Q?
Pulse el botón de CLK varias veces. Usted debe observar que Q cambia de estado en cada
pulso de CLK.
5. Usted debió haber observado en el paso anterior que el flip-flop capturaba el estado de J y K solo
cuando la entrada de reloj era ’1’ lógico, y que el estado de Q y Q cambiaba correspondientemente durante el flanco negativo del reloj. Ahora observará la mayor desventaja de la configuración
maestro/esclavo: El estado de las entradas J y K pueden afectar las salidas del flip-flop mientras la
entrada de reloj se encuentre en ’1’ lógico. Ponga J y K, respectivamente, a ’0’ y ’1’ lógico. Limpie
el flip-flop pulsando el botón conectado a CLR. Mantenga presionado el botón de CLK. Cambie J
a ’1’ lógico y después regreselo a ’0’ lógico. Ahora libere el botón de CLK. Observará que Q cambia
por Eduardo Rodrı́guez Martı́nez
1121061 Laboratorio de Diseño Lógico
5
a ’1’ lógico aunque J = 0 y K = 1 en el momento de la transición negativa del reloj. Esto demuestra
que un pulso parásito en J o K, mientras la entrada de reloj se encuentra en ’1’, puede causar un
estado inválido de las salidas.
6. Operación ası́ncrona. Verifique que las entradas P RE y CLR son ası́ncronas.
7. Repaso: Aquı́ concluye esta práctica. Para probar su entendimiento de los principios vertidos en esta
práctica, conteste las siguientes preguntas:
.
a) La entrada D de un cerrojo en el CI 74LS75 es habilitada cuando la señal de reloj es
El estado de la entrada D es capturado cuando
.
b) ¿Cual es la diferencia entre el flip-flop J-K presentado en esta práctica y el del CI 74LS76?
c) ¿Cual es la diferencia entre un cerrojo y un flip-flop?
d) En la configuración maestro/esclavo, ¿porque es necesario controlar la señal de reloj mediante
las señales P RE y CLR ?
por Eduardo Rodrı́guez Martı́nez