1. No category

INGENIERIA ELECTRONICA
Cátedra Técnicas Digitales I
3º Año
2015
TRABAJO PRACTICO Nº 3: GABINETE
SISTEMAS DIGITALES COMBINACIONALES
APLICACIÓN
Ejercicio Nro. 1: Dado el diagrama de tiempos de la figura que corresponde a las entradas y
salidas de un circuito combinacional, implementar el circuito con puertas logicas de la forma
mas simple posible.
Ejercicio Nro 2: Se desea enviar mensajes de tres bits de una estación a otra y, para evitar
en lo posible los errores, se ha decidido añadirle al mensaje un bit de paridad impar .
Disponiendo únicamente de puertas XOR y NO-XOR de dos entradas :
a) Diseñe el circuito que genere ese bit de paridad impar en la estación emisora .
b) Diseñe también el circuito que compruebe en la estación receptora que el mensaje
recibido es correcto.
Ejercicio Nro 3: Un sistema sencillo para hacer votación secreta es utilizar un circuito
combinacional cuyas entradas estén controladas por interruptores que puedan accionar los
miembros del jurado. Cada miembro votará con un SÍ o un NO (no hay abstenciones).
El sistema que queremos realizar es el siguiente: Hay dos tribunales: A y B. El tribunal
A tiene 4 miembros (a,b,c, y d) y el tribunal B tres (e,f, y g). El veredicto deberá ser.
- El del tribunal A en el caso de que no se produzca empate.
- Si se produce empate en el tribunal A, el veredicto será el del tribunal B .
Diseñe el circuito según el diagrama de bloques de la figura:
Técnicas Digitales I - 2015
Trabajo Práctico Nº 3 - Gabinete
Página 1 de 4
Ejercicio Nro 4: Implementar las siguientes funciones con el decodificador 7442.
a- f1(dcba) = Σ4 (4,5,9,13,15)
b- f2 (dcba) = Π4 (1,2,8,7,14)
c- f3 (dcba) = Σ4 ( 3,4,5,9,11,15)
Ejercicio Nro 5: Realizar empleando puertas lógicas un codificador de ocho a tres líneas con
salida en binario y prioridad a la entrada de mayor peso.
Ejercicio Nro 6: Utilizando codificadores comerciales de ocho a tres líneas con salida en binario
natural y prioridad a la entrada de mayor peso, tipo 74148, y las puertas lógicas necesarias,
implementar un codificador de 16 a 4 líneas, con prioridad a la entrada de mayor peso y con
salidas activas a nivel alto.
Ejercicio Nro 7: Realizar el diseño de un decodificador binario de 2 a 4 líneas con salidas
activas en nivel alto empleando sólo puertas lógicas.
Ejercicio Nro 8: Realizar las siguientes funciones con multiplexores de 4 canales.
a- f1 (dcba) = Σ4 ( 1,3,5,9,12,14)
b- f2 (dcba) =Σ4 ( 0,4,7,10,12,13,15)
Ejercicio Nro 9: Realizar un comparador de dos números A y B, de dos bit cada uno,
empleando para ello sólo puertas lógicas.
Ejercicio Nro 10: Realizar un circuito corrector de error, utilizando el código de Hamming
Para ello se podrá hacer uso de los CI 74LS280 ,74LS138 y las compuertas necesarias.
Ejercicio Nro 11 : Diseñe un codificador de prioridad de 4 entradas activas en el nivel bajo.
Añada una salida que indique cuándo no hay ninguna entrada activa.
Ejercicio Nro 12 : Se tienen dos codificadores de prioridad 4 a 2 como el de la figura. Este
dispositivo dispone de una entrada de habilitación El y dos salidas EO y GS . EO se activa cuando
el codificador está habilitado pero no hay ninguna entrada de datos activa, mientras que GS se
activa cuando el codificador está habilitado y hay alguna entrada activa . Diseñe un codificador
de prioridad de 8 a 3 de las mismas características de los anteriores. Además de los dos
codificadores, se pueden emplear hasta un máximo de ocho puertas de dos entradas .
Técnicas Digitales I - 2015
Trabajo Práctico Nº 3 - Gabinete
Página 2 de 4
Ejercicio Nro 13: La figura muestra un comparador de dos números de 1 bit y su tabla de
verdad . Se desea obtener un comparador de números de 6 bits, utilizando exclusivamente
comparadores de 1 bit. El diseño debe contemplar que el tiempo de retraso no supere 4T, donde
T es el retraso asociado al comparador de 1 bit .
Ejercicio Nº 14: Dada la siguiente figura, considerando que las señales de control indican:
CE* = Chip Select : Habilita el funcionamiento del circuito
CS* = Chip Enable : Habilita la salida de alta impedancia del circuito.
Indicar:
a. De que circuito digital se trata.
b. Hacer la tabla de funcionamiento.
c. Completar el diagrama de tiempo dibujando las señales: CS*, CE*, a y b,
para tener la salida indicada.
Ejercicio Nº 15:
Según el circuito de la figura:
a. Indicar que tipo de multiplexor representa el circuito de la figura.
b. Escribir el Identificador Vectorial.
c. Escribir la tabla de verdad correspondiente.
d. Completar el diagrama temporal del multiplexor indicado.
e. Escribir la función implementada.
Técnicas Digitales I - 2015
Trabajo Práctico Nº 3 - Gabinete
Página 3 de 4
oooOOOooo
Técnicas Digitales I - 2015
Trabajo Práctico Nº 3 - Gabinete
Página 4 de 4